記事 ID: 000081319 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/03/11

Quartus® II ソフトウェアで生成された IBIS ファイルで、ダイナミック OCT で双方向の信号をシミュレートするにはどうすればよいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II 13.1 より前のソフトウェアのバージョンでは、ダイナミック・オン・チップ・ターミネーション (OCT) を備えた双方向ピンの入力側をシミュレーションするフローをソリューションで説明しています。

    www.intel.com/content/www/jp/ja/support/programmable/articles/000081259.html

    Quartus® II ソフトウェア v13.1 の V シリーズ FPGAs (Stratix® V、Arria® V、Cyclone® V) で、ダイナミック OCT で双方向 I/O を使用している場合、Quartus® II ソフトウェアで生成される IBIS ファイルには、出力および入力終端の両方のモデルが含まれます。これは、4.2 以降の IBIS モデルのバージョンでサポートされています。

    ダイナミック OCT は、信号が出力動作中に直列オンチップ・ターミネーションを使用し、入力動作中にパラレル・オンチップ・ターミネーションを使用する場合に使用されます。通常、これは外部メモリー・インターフェイス IP で使用されます。

    Quartus® II ソフトウェア v13.1 ダイナミック OCT IBIS モデルの名前は、「g50c_r50c」で終わる名前になります。 例: sstl15i_ctnio_g50c_r50c。

    シミュレーション・ツールでは、IBIS モデルがバッファーに接続されています。

    • バッファーが出力として割り当てられた場合、シリーズ終端 (r50c) が使用されます。
    • バッファーが入力として割り当てられた場合、パラレル・ターミネーション (g50c) が使用されます。
    解決方法

    これは、Quartus® II ハンドブックの将来のバージョンで文書化される予定です。

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。