記事 ID: 000081315 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

JESD204B IP コア Arria 10 デザイン例テストベンチ - リコンフィグレーション中にシミュレーションに失敗

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    jesd204b_ed モジュールの リコンフィグレーション・ポートが実行中にアサーティブされている場合 リコンフィグレーション、RX リンク・エラー割り込み jesd204_rx_int 信号、 rx_lockedtodata 信号がディ挿入されているためにアサートされます。これは、 トランシーバーがリセット状態になっている状態で正しい動作を行います。ただし、シミュレーション・テストベンチ 割り込み信号を検出し、RX リンクエラーとして報告します。シミュレーション時 完了すると、次のメッセージが表示されます。

    # Pattern Checker(s): OK! # JESD204B Tx Core(s): OK! # JESD204B Rx Core(s): Rx link error(s) found! # Test passed count: Test passed count value 1 does not match predefined value 5! # TESTBENCH_FAILED: SIM FAILED!
    解決方法

    JESD204B IP コアを手動でクリアする必要 rx_err0 があります。 rx_err1 ステータスレジスター。レジスターに0x0の値を書き込みます リコンフィグレーションが完了してからリンクのリセットが解除される前に。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。