記事 ID: 000081312 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

コンフィグレーション中の DATA[7.0] や ージピン (nWS、nRS、CS、nCS) など、Stratix®およびStratix® GX コンフィグレーションのデュアル目的ピンの入力バッファーの Vih および 2 レベルは何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 StratixおよびStratix GX コンフィグレーションのデュアル目的ピンの入力バッファーの Vih レベルと 2 値レベルは、これらのデュアル目的ピンが存在する IO バンクの VCCIO によって異なります。

例えば、DATA0 ピンの I/O バンクの VCCIO が 3.3V の場合、DATA0 入力バッファーの対応する Vih および Vu レベルは 3.3V LVTTL 入力バッファーと同様です。その他の VCCIO 値についても同様です。DATA0 ピンの IO バンクが 1.5V であると仮定すると、DATA0 入力バッファーには 1.5V LVTTL 入力バッファーを備えた同様の Vih レベルと 200 ビットのレベルがあります。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。