記事 ID: 000081290 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

FPGAを使用してクロック・シンセサイザー・デバイスをプログラミングする場合、STRATIX V およびArria V GZ デバイスの ATX PLL キャリブレーション要件を満たすにはどうすればか。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

デフォルトのトランシーバー・リファレンス・クロック周波数でクロック・シンセサイザー・デバイスの OTP (One-Time Programmable) 不揮発性メモリーをプログラミングすることにより、トランシーバー・リファレンス・クロックがデバイス・コンフィグレーションの開始時に存在する必要がある、Stratix® V およびArria® V GZ デバイスの ATX PLL キャリブレーション要件を満たすことができます。

クロックツリー設計に応じて、リファレンス・クロックはFPGA構成の開始時に利用可能となり、トランシーバーのキャリブレーション要件を満たすことができます。ユーザーモード (I2C 経由) FPGA間に異なる周波数でクロック・シンセサイザーを再プログラムすることは、使用しているクロック・シンセサイザー・デバイスによっては可能な場合があります。

クロック・シンセサイザー・デバイスによって生成されるデフォルトのトランシーバー・リファレンス・クロック周波数は、FPGA・デバイス・トランシーバー IP で予測されるデフォルト周波数と一致する必要があります。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。