記事 ID: 000081278 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/03/18

sdram.c:40:4: エラー: #error ECC が有効になっている場合、スクラブも有効にする必要があります。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

SoC EDS ソフトウェア・バージョン 15.0.1 以前の問題により、このエラーは、Qsys で有効になっている HPS SDRAM ECC を使用したデザインCyclone® V SOC または Arria® V SOC を対象とするソフトウェア・プリローダー (SPL) をコンパイルする際に表示される場合があります。
15.0.1 では、BSP 設定 SDRAM_SCRUB_REMAIN_REGIONはデフォルトで有効ですが、SDRAM_SCRUBBINGはデフォルトで無効になっているので、コンフリクトが発生します。

解決方法

この問題を回避するには、BSP-Editor GUI の高度なセクションで SPL BSP のSDRAM_SCRUBBINGを有効にします。

そうしたら：
1. BSP を再生成します
2. SPL を再コンパイルする: 生成された SPL ディレクトリでクリーンなファイルを実行し、作成します。

SDRAM_SCRUB_REMAIN_REGIONとSDRAM_SCRUBBINGの詳細については、SoC EDS ユーザーガイドを参照してください。

関連製品

本記事の適用対象: 5 製品

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。