記事 ID: 000081264 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

FPLL をArria V GX および Stratix V GX デバイスで Tx PLL として使用するにはどうすればよいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    fPLL を Arria® V GX および Stratix® V GX デバイスで Tx PLL として使用するには、ネイティブ PHY を使用する必要があります。ネイティブ PHY MegaWizard で [外部 PLL] モードを選択し™ fPLL の出力クロックをネイティブ PHY のext_pll_clk入力ポートに接続します。

    解決方法

     

    関連製品

    本記事の適用対象: 2 製品

    Stratix® V GX FPGA
    Arria® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。