記事 ID: 000081253 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/11

40 および 100Gbps イーサネット MAC および PHY インテル® FPGA IPデザイン例のターゲット・デバイスを変更する際、不正なピン位置割り当てが行われるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    40 および 100Gbps イーサネット MAC および PHY インテル® FPGA IPデザイン例のターゲット・デバイスを変更する場合、プロンプトが表示されたら、すべてのロケーション・アサインメントを削除する必要があります。ただし、不正なピン割り当てでフィッターエラーが発生します。エラーメッセージの例は次のとおりです。

    エラー (171016): ノード「cfp_mod_lopwr」を配置できません-- 不正な場所の割り当てPIN_AW37。

    このエラーメッセージは、デザイン例の制約が 2 つの Quartus® II 設定ファイル (.qsf) ファイルに分割されているために発生します。最初の.qsfファイルは、メインのプロジェクト.qsfファイル(<バリエーション>_example/example_design/<スカンジ>_top_sv/<スカンジド>_top_sv.qsf)です。この .qsf ファイルには、次のように 2 番目の .qsf ファイル (<バリエーション>_example/example_design/common/common_settings_sv.qsf) への参照が表示されます。

    ソース。。/common/common_settings_sv.qsf

    この 2 つ目の .qsf には、デザイン例のデベロップメント・ボードに固有のすべてのロケーション制約が含まれています。

    解決方法

    ファイル内のすべてのロケーション制約 <バリエーション>_example/example_design/common/common_settings_sv.qsf を削除して、デザインを再コンパイルします。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。