記事 ID: 000081234 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix III およびStratix IV デバイスの差動および疑似差動 I/O ピンの電源は何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® III およびStratix IV デバイスのトップバンクおよびボトムバンクの専用クロック入力ピンで差動規格を使用する場合、差動クロック電源VCC_CLKINを使用します。これらは 2.5V に接続する必要があります。VCC_CLKINは VCCIO および VCCPD から独立しています。

トップバンクとボトムバンクで差動入力を使用する場合、入力バッファーは VCCPD によって供給され、2.5V に接続する必要があります。

トップバンクとボトムバンクで差動出力を使用する場合、出力バッファーは VCCIO によって供給され、2.5V に接続する必要があります。

サイドバンクに差動入力を使用する場合、入力バッファーは VCCPD によって供給され、2.5V に接続する必要があります。

サイドバンクで差動出力を使用する場合、出力バッファーは VCCIO によって供給され、2.5V に接続する必要があります。

関連製品

本記事の適用対象: 4 製品

Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。