記事 ID: 000081231 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCI Express バリエーション向け Qsys 生成 IP コンパイラーにおけるgxb_powerdownおよびpll_powerdown入力シグナルの欠落

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

PCI Express* の入力信号 gxb_powerdown とリセット用 IP コンパイラー pll_powerdown トランシーバーに接続します。ただし、これらの信号はデフォルトでは利用できません。 PCI Express* のバリエーションに対応した Qsys 生成 IP コンパイラーでの使用。

この問題は、PCI Express* のバリエーションのすべての IP コンパイラーに影響を与えます。 Qsys で生成されます。

解決方法

これらの入力信号を IP コンパイラーで利用できるようにする PCI Express* の場合、次の手順を実行します。

  1. Qsys では、システムを生成する前に、 IP pipe_ext コンパイラーのインターフェイスをエクスポートします。 PCI Express*
  2. システムを生成した後で、すべてのインターフェイスを接続 pipe_ext します。 および信号を除 gxb_powerdownpll_powerdown 入力信号、 を 0 に設定します。
  3. 信号を gxb_powerdown ゼロに結び付けて有効にします RX トランシーバー・オフセットキャンセル・プロセス。
  4. 逆数 pll_powerdown で信号を駆動 アクティブロー信号の pcie_rstn .

この問題は、今後の IP コンパイラーで修正される予定です。 PCI Express* の場合。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。