記事 ID: 000081169 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/12/23

PCI Express デザイン向け Avalon-MM DMA ハード IP がデータ受信を停止する理由

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • DMA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    RdDmaWaitRequest_i信号が長期間アサートされている場合、読み取り DMA モジュールの内部ストレージがフルになり、PCI Express® のハード IP が FIFO を受信します。FIFO がいっぱいになると、RdDmaWaitrequest_i信号がアサートされている限り、着信パケットの処理は停止します。

    解決方法

    RdDmaWaitRequest_iの発行を回避するために RTL を再設計します。 または、トランザクションごとにデュレーションを少数のクロックサイクルに制限します。

    関連製品

    本記事の適用対象: 16 製品

    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。