記事 ID: 000081150 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

Altera_PLL カスケード機能の設定方法と実装方法

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

従来の PLL カスケード方式と比較。Altera_PLL カスケード機能は、1 組の fPLL 間に専用のカスケード・クロック・パスを使用して、ジッター性能を向上させ、グローバル・クロック・リソースを節約します。

メガファンクションと実装を使用したAltera_PLL のカスケード構成を学習するには、このハウツー・ドキュメントをダウンロードしてください。

関連製品

本記事の適用対象: 2 製品

Cyclone® V SE SoC FPGA
Cyclone® V FPGA & SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。