記事 ID: 000081149 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/05/09

Low または Medium IP Bandwith でOTN_cascadeインスタンスまたはSDI_cascadeインスタンスを作成すると、Arria® 10 および Cyclone® 10 GX fPLL または ATX PLL IP パラメーター・エディター GUI で、f_max_pfdに関連するエラーが発生します。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    OTN_cascadeまたはSDI_cascade・インスタンスの作成を試みている間に、Arria® 10 および Cyclone® 10 GX デバイスで fPLL または ATX PLL IP 帯域幅を または に設定すると、IP パラメーター GUI がf_max_pfdに関連するエラーを表示する可能性があります。

    この問題は、Quartus® Prime 開発ソフトウェア・®スタンダード・エディションおよび Quartus® Prime 開発ソフトウェア・プロ・®エディションに影響します。

     

     

    解決方法

    fPLL または ATX PLL IP パラメーター・エディターでは、OTN または SDI プロトコルを選択した後で帯域幅を選択することはできません。そのため、OTN_cascadeインスタンスまたはSDI_cascadeインスタンスを作成する前に、まずプロトコルモードのプルダウンメニューから [基本] を選択してから、[Bandwith] プルダウンメニューから [高] を選択します。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。