記事 ID: 000081145 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/07/20

28nm デバイスで複数デバイスのアクティブ・シリアル (AS) コンフィグレーション・スキームを使用する場合、スレーブ・デバイスの DCLK 周波数を選択できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、Stratix® V、Arria®V、および Cyclone® V デバイスで複数デバイス AS コンフィグレーション・スキームを使用する場合、スレーブ・デバイスの DCLK には常に 12.5MHz クロックが使用され、マスターデバイスの DCLK には 12.5、25、50、または 100MHz クロックを選択できます。

解決方法

Stratix® V、Arria® V、および Cyclone® V デバイスで複数デバイス AS コンフィグレーション・スキームを使用する場合、スレーブ・デバイスの DCLK には常に 12.5MHz クロックが使用されます。

関連製品

本記事の適用対象: 14 製品

Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GX FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。