記事 ID: 000081126 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/03/03

プラットフォーム・デザイナーで、トリプル・スピード・イーサネット IP コアのクロック名がユーザーガイドに記載されていないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • トリプルスピード・イーサネット・インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    トリプル・スピード・イーサネット・ユーザーガイド では、パラメーター・エディター・コンフィグレーションで使用されているクロック名について説明します。

     

    プラットフォーム・デザイナーは、以下のクロック名を使用します。

     

    • control_port_clock_connection
    • pcs_mac_tx_clock_connection
    • pcs_mac_rx_clock_connection
    • receive_clock_connection
    • transmit_clock_connection
    解決方法

    以下のプラットフォーム・デザイナーのクロック名は、パラメーター・エディターのクロック名と等価です。

    • control_port_clock_connection -> clk
    • pcs_mac_tx_clock_connection -> tx_clk
    • pcs_mac_rx_clock_connection -> rx_clk
    • receive_clock_connection -> ff_rx_clk
    • transmit_clock_connection -> ff_tx_clk

    関連製品

    本記事の適用対象: 37 製品

    インテル® Stratix® 10 SX SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    HardCopy™ IV E ASIC デバイス
    Cyclone® III LS FPGA
    Stratix® IV E FPGA
    Cyclone® V GT FPGA
    Cyclone® III FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® II FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Arria® II GX FPGA
    インテル® Arria® 10 GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    インテル® Arria® 10 SX SoC FPGA
    Arria® GX FPGA
    HardCopy™ III ASIC デバイス
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    HardCopy™ IV GX ASIC デバイス
    Cyclone® V SE SoC FPGA
    インテル® Stratix® 10 GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。