記事 ID: 000081110 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

WREN 信号が GND に永続的に接続されているのに、初期化された RAM ブロックのメモリーコンテンツが overスランを取得するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus®® II ソフトウェア・バージョン 5.0 に問題があり、ALTSYNCRAM のメガファンクションを使用して不正なロジックを生成するデザインがごく一部発生する可能性があります。

この問題は、Quartus® II ソフトウェア・バージョン 5.0 Service Pack 1 以降修正されています。サービスパックをダウンロードするには 、5.0 Service Pack 1 のダウンロードページにアクセスします。

この問題が発生すると、ライト・イネーブル信号を GND に接続しても、RAM デザインは ROM のように動作しません。メモリー初期化ファイル(.mif)または 16 進数 (Intel-Format) ファイル(.http:)で指定された初期データは、意図せずにオーバーライト状態になります。シミュレーションではこの問題は表示されません。インテル® Quartus® II ソフトウェア・バージョン 4.2 以前でデザインをコンパイルした場合、この問題は発生しないので注意してください。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。