記事 ID: 000081108 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria V 10GBaseR PHY ソフト PCS を使用する際にタイミング違反が発生するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • 動作周波数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.0 の問題により、Arria® V デバイス 10GBaseR PHY を使用する際に、ソフト PCS ロジックのセットアップまたはホールド・タイミング違反が生じる場合があります。これは、クロックスキューを導入するグローバル・クロック・ネットワークへの PMA クロック・プロモーションが原因です。

    解決方法

    タイミング違反を修正するには、次の QSF アサインメントをデザインに追加します。

    • 「PERIPHERY CLOCK」GLOBAL_SIGNAL名前のset_instance_assignment -to*altera_xcvr_10gbaser*av_rx_pma|clkclk
    • set_instance_assignment -name GLOBAL_SIGNAL"PERIPHERY CLOCK" -to*altera_xcvr_10gbaser*av_tx_pma|clkclk

    この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Arria® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。