はい。SignalTap® II ロジック・アナライザーは、デザイン・セキュリティー・キーがプログラムされ、改ざん保護ビットが設定された Stratix® V、Arria® V または Cyclone® V シリーズのデバイスで使用できます。
改ざん防止ビットを有効にすると、デバイスの電源が入ると JTAG セキュア・モードになります。JTAG セキュアモードでは、多くの JTAG 命令が無効になっているため、SignalTap が使用できなくなります。しかし、UNLOCK JTAG 命令を解除するとこのモードを解除することができ、SignalTap を使用できます。この命令はコア経由でのみ実行できます。
これらのデバイスで SignalTap を使用するには、以下の手順に従ってください。
まず、AN556: Altera FPGAsのデザイン・セキュリティー機能の使用 (PDF) で説明されているように UNLOCK JTAG コマンドを発行する 2 つの異なるデザインと、SignalTap をインスタンス化する別のデザインが必要です。
また、タンパー・プロテクション・ビットを有効にすると JTAG 経由のコンフィグレーションが無効となるため、パッシブ・シリアル (PS)、アクティブ・シリアル (AS)、またはファスト・パッシブ・パラレル (FPP) コンフィグレーション・モード上で、これらのデザインの両方に暗号化されたビットストリームを使用してデバイスを設定する必要があります。
1. コアから UNLOCK JTAG コマンドを発行する、暗号化されたデザインでデバイスを設定します。
2. UNLOCK JTAG コマンドを実行した後でデバイスの電源を入れないでください。
3. SignalTap インスタンスを持つ暗号化されたデザインでデバイスを再構成します。
4. SignalTap を通常通り使用します。
5. デバイスを LOCK 状態に戻すには、デバイスの電源を入れ直してください。