記事 ID: 000081065 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

CvP コア・ファブリックのロード後に、CvP (Configuration via Protocol) デザインで PCIe バスがハングするのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

CvP に使用されているパーティションが空になっている場合、リビジョンフローで CvP アップデートを使用すると PCIe® バスがハングアップする可能性があります。 リビジョンフローを使用して CvP アップデート用のパーティションを作成する際の Quartus® II ソフトウェアの選択肢は、空、ソース、ポストフィット、および合成後です。パーシャル・リコンフィグレーション要件に準拠するには、デフォルトは空です。

解決方法

リビジョンフローで CvP アップデートを使用する場合、CvP パーティションが空オプションを使用しないようにしてください。すべてのパーティションが指定されていることを確認します。 システムのニーズに基づいてソース、ポストフィット、または合成後。

関連製品

本記事の適用対象: 13 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Arria® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。