記事 ID: 000081064 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

インテル® Quartus® II 開発ソフトウェアの LVDS I/O 規格を、Cyclone III およびStratix III デバイスの非専用差動 (psuedo ディファレンシャル) トランスミッターに割り当てる方法は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® II 開発ソフトウェアには、非専用ディファレンシャル・ピン用の「LVDS_E_1R」、Stratix® III デバイス専用の「LVDS_E_1R」、Stratix III および Cyclone® III デバイス用の「LVDS_E_3R」に 2 つの LVDS アサインメントがあります。

LVDS_E_1Rは 1 個の外部抵抗を必要とするソリューションであり、LVDS_E_3Rは 3 つの外部抵抗を必要とするソリューションです。これらの外部抵抗ソリューションの詳細については、Stratix III デバイス I/O 機能(PDF)およびCyclone III デバイスの高速差動インターフェイス(PDF) を参照してください。

インテル® Quartus® II ソフトウェアのヘルプでは、これらのアサインメントに関する詳細もご覧いただけます。 ヘルプインデックスで「I/O 規格」にアクセスして[リスト]を選択します。

関連製品

本記事の適用対象: 2 製品

Stratix® III FPGA
Cyclone® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。