記事 ID: 000081009 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

「トランシーバー・ブロックに PCI Express ハード IP ブロックが関連付けられていない」というエラーが表示され、Stratix IV GT デバイスをダウンボンド・パッケージに含むデザインのコンパイルに失敗しました。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Stratix® IV GT デバイスをダウンボンド・パッケージでターゲットとするデザインの場合、Quartus® II ソフトウェア・バージョン 10.0 は PCI Express ハード IP ブロックを下部トランシーバー・ブロックに誤って配置します。これはハード IP ブロックが接続されていません。デザインのコンパイルに失敗し、次のようなメッセージが表示されます。

    エラー: I/O パッドを割り当てられません 「パッド名」<> 宛先 ピン名<> これは、関連チャネル内の他の原子の配置に障害を引き起こすからです。

    エラー:トランシーバー・ブロックに PCI Express ハード IP ブロックが関連付けられていない。

    解決方法

    この問題を回避するには、Quartus® II ソフトウェア・バージョン 10.0 SP1 にアップグレードしてください。

    この問題は、インテル® Quartus® II ソフトウェア・バージョン 10.0 SP1 以降修正されています。

    関連製品

    本記事の適用対象: 2 製品

    Stratix® IV FPGA
    Stratix® IV GT FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。