記事 ID: 000081005 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ModelSim*-Altera でALTLVDS_RXメガファンクションの DPA PLL キャリブレーションの動作をシミュレートできますか?

環境

    PLL 数
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、ModelSim*-Altera では、ALTLVDS_RXメガファンクションの DPA PLL キャリブレーションをシミュレートすることはできません。 シミュレーション・モデルには、DPA PLL キャリブレーション手順は含まれていません。

ALTLVDS_RXメガファンクションでは、DPA PLL キャリブレーション中に、DPA ロック回路が並列側のデータ移行を監視します。256 個の移行をカウントし、すべての PLL 出力を 90 度フェーズステップします。その後、さらに 256 の移行をカウントします。その後、PLL 出力はフェーズを初期位置に戻し、さらに 256 個の移行をカウントします。そのプロセスの後で、DPA ロック信号が表明します。この動作はシミュレーションではモデル化されず、PLL ロックがアサートした直後に DPA ロック信号が表明されます。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。