記事 ID: 000080995 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

altlvds_txメガファンクションの使用時にタイミング違反が発生するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

altlvds (altlvds_tx) のトランスミッター機能を使用すると、tx_inclockを使用して SERDES ブロックをフィードするデータを登録する際に、タイミング違反が生じる場合があります。 altlvds_tx Megafunction は、tx_inclockまたはtx_coreclockのいずれかにtx_inデータを登録する選択を提供します。 Quartus® II バージョン 5.1 以降、デフォルトの設定はtx_coreclock。 SERDES をフィードする前にtx_coreclockを使用してデータを登録する方が、SERDES を駆動する高速クロックに関してデータを登録するのに最適なフェーズ位置を持つので、より良い選択です。

セットアップのタイミング違反は、altlvds_tx機能にデータを登録tx_inclockではなく、tx_coreclockを使用する際に排除する必要があります。 また、タイミング違反がない場合でも、tx_inclockではなくtx_coreclockを使用すると、タイミングマージンが向上します。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。