記事 ID: 000080992 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

HPS JTAG が機能しないのに、FPGA JTAG が機能するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

FPGA JTAG は TCK クロック以外の外部クロックソースを必要としません。しかし、HPS JTAG には EOSC1 ピンから派生した外部クロックソースが必要です。 デバッグ・アクセス・ポート (DAP) は、HPS JTAG を制御する際にクロックから生成されたdbg_clkを使用します。

解決方法

この問題を解決するには、EOSC1 ピンに外部クロックソースを備え、クロック・マネージャーを設定して DAP にdbg_clkを供給します。

関連製品

本記事の適用対象: 5 製品

Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。