記事 ID: 000080990 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ALTGX PHY Altera、XAUI リンク (レーン 0 からレーン 3、レーン 1 からレーン 2 など) のレーンスレーンを許可していますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

レーンの恫悍は、高速 GX/GT/GZ トランシーバーの PHY レイヤーでは選択できません。 レーンを順番に接続する必要があります (0-to-0、1-to-1、2-to-2 および 3-to-3)。

関連製品

本記事の適用対象: 1 製品

Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。