記事 ID: 000080989 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/06/18

Aldec Riviera-PRO または Aldec ActiveHDL を使用している場合、PCI Express シミュレーション用のCyclone® V ハード IP が L0 状態で停止するのはなぜですか?

環境

    インテル® Quartus® II ソフトウェア
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express* シミュレーション用Cyclone® V ハード IP は、暗号化されたシミュレーション・モデルが、riviera_pro.tcl シミュレーション・スクリプトに含まれていない Quartus® II ソフトウェア定義ステートメントの使用を試みているため、L0 状態で停止する可能性があります。

解決方法

riviera_pro.tcl にアクセスして、以下の行を更新します。

差出人：
vlog "/eda/sim_lib/aldec/cyclonev_atoms_ncrypt.v" - work cyclonev_ver
vlog "/eda/sim_lib/aldec/cyclonev_hmi_atoms_ncrypt.v" -work cyclonev_ver
vlog "/eda/sim_lib/aldec/cyclonev_hssi_atoms_ncrypt.v" - work cyclonev_hssi_ver
vlog "/eda/sim_lib/aldec/cyclonev_pcie_hip_atoms_ncrypt.v" - work cyclonev_pcie_hip_ver

宛先：
vlog 定義 QUARTUS "/eda/sim_lib/aldec/cyclonev_atoms_ncrypt.v" -work cyclonev_ver
vlog 定義: QUARTUS"/eda/sim_lib/aldec/cyclonev_hmi_atoms_ncrypt.v" -work cyclonev_ver
vlog 定義 QUARTUS "/eda/sim_lib/aldec/cyclonev_hssi_atoms_ncrypt.v" -work cyclonev_hssi_ver
vlog 定義 QUARTUS "/eda/sim_lib/aldec/cyclonev_pcie_hip_atoms_ncrypt.v" -work cyclonev_pcie_hip_ver

n rtcを持つ行には、定義された QUARTUS がそれに追加される必要があります。

シミュレーションを成功させるには、Aldec ツールで次のコマンドを実行します。

ソース riviera_pro.tcl

ld_debug
実行

関連製品

本記事の適用対象: 5 製品

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。