Quartus® Prime 開発ソフトウェア v15.1 Update 2 以前で利用可能な DisplayPort (DP) サンプルデザインを使用すると、ハードウェア・デモ・デザインでビデオの表示に失敗する場合があります。この問題は、リンクのトレーニングが正常に完了した場合でも、DP 色深度設定がモニターがサポートする色深度と互換性がない場合に発生することがあります。
デザイン例の色深度設定がモニターの色深度と互換性のあるかどうかを確認します。
Altera®モニターがサポートするのと同じ色深度設定を使用することを推奨します。
必要に応じて、モニターの色深度に応じて次の色深度パラメーターを調整します。
例えば、デザインで色数 (bpc) (または 30 ビット / ピクセル) モニターと 24 ビットのピクセルモニターで動作する必要がある場合、色深度パラメーターを次のように 10 bpc (または 30 bpp) に設定します。
- DP ソースの最大ビデオ入力色深度を 10 bpc に設定
- DP シンクの最大ビデオ出力色深度を 10 bpc に設定
- Bitec ピクセル・クロック・リカバリー・bitec_clkrec_i.BPP を 30 に設定
さらに、DP パラメーター・エディターですべての色深度サポートのオプションを有効にします。このオプションはビデオの最大色深度でサポートされている場合があります。
デザイン例で色深度設定を調整する手順を以下に示します。
A。Quartus* で [ファイル --> 開く] をクリックし、[control.qsys] を選択します。
B。Qsys の DisplayPort コンポーネント (dp) をクリックし、パラメーター・エディター GUI で DP ソースとシンクのビデオ入力 / 出力の最大色深度を 10 bpc に設定します。
c. 最大 10 bpc でサポートされているすべてのソースおよびシンクの色深度サポートオプションをオンにします。
- 6 bpc RGB または YCbCr 444 (18 bpp)
- 8 bpc RGB または YCbCr 444 (24 bpp)
- 10 bpc RGB または YCbCr 444 (30 bpp)
- 8 bpc YCbCr 422 (16 bpp)
- 10-bpc YCbCr 422 (20 bpp)
d. Qsys システムを保存し、HDL を生成する
E。トップレベルのモジュール (a10_dp_demo.v など) で、ピクセル・クロック・リカバリー・モジュール (bitec_clkrec) BPP パラメーターを 30 に設定します。
F。プロジェクトをコンパイルする
g. .sof ファイルをダウンロードします。必要に応じて、FPGA開発ボードのリセット・プッシュボタンを押してFPGAをリセットします。
Quartus® 16.0 以降では、サンプルデザインのデフォルトの色深度は 10 bpc (または 30 ビット / ピクセル) に設定されています。デフォルトの設定は、24 ビット・ピクセル・モニターでも機能します。