記事 ID: 000080977 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/08/27

エラー: チャネル PLL パラメーターの「output_clock_frequency」が不正な値に設定されている「<channel pll="" output="" frequency=""> MHz」で、PMA Direct パラメーターが「false」に設定されています。</channel>

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.0 で、トランシーバー・®スピード・グレードが -6、コア・スピード・グレードが -7 の Cyclone® V カスタム PHY を使用すると、上記の Quartus® II フィッターエラーが発生する可能性があります。トランシーバーのスピードグレードが正しくマッピングされていないが原因です。

    解決方法

    この問題を回避するには、Quartus® II ソフトウェア・バージョン 13.0sp1 にアップグレードする必要があります。

    関連製品

    本記事の適用対象: 4 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。