記事 ID: 000080963 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

警告 (19049) このファミリーではderive_pll_clocksコマンドがサポートされていません

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この警告は、インテル® Quartus® ソフトウェア 17.0 以降で、Stratix 10 プロジェクトに SDC 制約がderive_pll_clocksされている場合に表示される場合があります。

解決方法

この警告を回避するには、SDC ファイルからこの制約を削除してください。Stratix 10 デバイスを使用するプロジェクトでは、pll クロックを自動的に生成できます。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。