記事 ID: 000080951 コンテンツタイプ: エラーメッセージ 最終改訂日: 2020/06/12

内部エラー: サブシステム: FYGR、ファイル: /quartus/fitter/fygr/fygr_cdr_op.cpp、行: 2875

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 19.1 以前の問題により、I/O 規格が LVDS に割り当てられているが、このピンが LVDS IP に接続されていない場合に、この内部エラーが表示されることがあります。この問題は、Max® V デバイスでのみ発生します。

    解決方法

    この問題を回避するには、ピンが LVDS IP に接続されていない場合は、I/O 規格LVDS から別の種類の I/O 規格に変更します

    関連製品

    本記事の適用対象: 1 製品

    MAX® V CPLD

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。