まれに、コードワードの移行に問題があり、DQSIN の立ち上がりエッジに近い DQSEN ストランプションが生じると競合状態が生じ、DQS 遅延チェーン出力にディストーションや不具合が生じ、ランダムな読み込みエラーが生じる場合があります。使用されている Quartus® II ソフトウェアのバージョンに基づく影響を受けるユースケースについては、以下の表を確認してください。:
デバイス | メモリー・コントローラーの位置 | メモリー・インターフェイス・タイプ | 周波数 (MHz) | インテル® Quartus® II v13.0sp1.dp5 以前 | Quartus® II v13.0sp1.dp5 ~ v14.0.2 | Quartus® II v14.1 以降 |
Cyclone® V & Cyclone V SoC | HPS | DDR2 & DDR3 | f < = 400 | DQS に敏感な不具合 | 影響を受けません | 影響を受けません |
LPDDR2 | f < = 333 | 影響を受けません | ||||
FPGA | LPDDR2 | f < = 333 | 影響を受けません | |||
DDR2 & DDR3 | f < 250 | 影響を受けません | ||||
250 < = f < = 400 | DQS に敏感な不具合 | |||||
Arria® V & Arria V SoC | HPS | DDR2 & DDR3 | f < 450 | DQS に敏感な不具合 | 影響を受けません | 影響を受けません |
f > = 450 | DQS に敏感な不具合 | |||||
LPDDR2 | f < = 400 | 影響を受けません | ||||
FPGA | LPDDR2 | f < = 333 | 影響を受けません | |||
DDR2 & DDR3 | f < 250 | 影響を受けません | ||||
f > = 250 | DQS に敏感な不具合 |
この問題は、Quartus® II ソフトウェアのバージョン 13.0sp1 で部分的に修正され、DQS 遅延チェーンをバイパスすることでバージョン 14.1 以降で完全に解決されました。インテル® Quartus® II バージョン 14.1 以降では、EMIF IP を再生成し、デザインを再コンパイルします。Cyclone V および Cylcone V SOC を使用しているデザイン、および Quartus® II バージョン 14.1 へのアップグレードができない場合は、mySupport を使用してAlteraにお問い合わせください。
Arria V デバイスを使用するデザインについては、次のリンクを参照してください。
https://www.altera.com/support/support-resources/knowledge-base/solutions/rd06222015_999.html
インテル® Quartus® II ソフトウェアの関連バージョンのパッチは、以下のリンクから入手できます。
Quartus® II 13.0SP1:
Quartus® II 13.1.4:
Quartus® II 14.0.2: