記事 ID: 000080940 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

11.0 以降の IP では、UniPHY CSR インターフェイスのアクセス・レイテンシーが 10.1 バージョンの IP と比較して増加するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 コンフィグレーションおよびステータス・レジスター (CSR) アーキテクチャーの変更により、11.0 以降のバージョンの IP へのアクセスが増加することが予想されます。11.0 バージョン以前は、コントローラーからAvalon-MM インターフェイスが PHY に公開されていましたが、11.0 以降のバージョンでは、Avalon-MM ブリッジと merlin ファブリックを使用して、PHY CSR とともにAvalon-MM インターフェイスをエクスポートします。
    解決方法

     

    関連製品

    本記事の適用対象: 3 製品

    Stratix® IV GX FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。