詳細
Arria® II GX デバイスは、ALTVDS_RX向けに IV GX デバイスStratix®と同じ接続スキームを使用し、外部 PLL モードを使用する場合はメガファンクションをALTLVDS_TXします。 [外部 PLL オプションを使用] の [有効] セクションの LVDS インターフェイスを参照できます。 Stratix IV デバイスにおける高速差動 I/O インターフェイスと DPA (PDF)手順を参照してください。
なお、このセクションで使用する位相シフトの例では、クロックとデータがFPGAのピンでエッジが整列していることを前提としています。その他のクロック関係の場合、Alteraは外部 PLL オプションを使用せずに最初にALTLVDS_TXを作成し、メガファンクションをALTLVDS_RXすることを推奨します。各メガファンクションで必要な位相シフトを設定し、Quartus® II ソフトウェア・コンパイル・レポート - フィッター - リソースセクション - PLL 使用における 3 つの PLL 出力クロックの位相シフトおよびデューティサイクル設定をメモします。パラメーター化に適した位相シフトおよびデューティサイクル設定が完了したら、デザインに外部 PLL モードを実装し、PLL 使用レポートで前に記載した値に基づいて各出力クロックのフェーズシフト値とデューティサイクル値を入力することができます。