記事 ID: 000080918 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

NPERSTL1 ピンを 5CGXFC3 デバイスファミリー向け PCIe ハード IP コアのpcie_rstn入力に割り当てる際にフィッターがエラーを報告するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Quartus® II ソフトウェア・バージョン 12.1 SP1 における PCIe® HardIP 接続のバグにより、以下のようなフォーマットのエラーメッセージが表示されます。

    エラー (175019): I/O パッドの位置に対する不正な制約
    情報 (175028): I/O パッド名: pcie_rstn
    エラー (10104): PCI Express ハード IP の I/O パッドと PINPERST ポート間のパスを検出できません。
    エラー (10151): 「」は PCI Express ハード IP の PINPERSTN に接続された「I/O パッド」の法的な場所ではありません。
    情報 (175029): 影響を受ける場所が 1 件に
    情報 (175029):
    エラー (175001): ハード IP を配置できませんでした
    情報 (175028): ハード IP 名: |altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
    エラー (175006): ソース HSSI RX PLD PCS インターフェイスとハード IP 間のパスを見つけられなかった
    情報 (175026): 出典: HSSI RX PLD PCS インターフェイス ep_g1x4:u0|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|wys
    エラー (175022): HSSI RX PLD PCS インターフェイスは、接続要件を満たすためにいかなる場所にも配置できませんでした。
    エラー (175022): 接続要件を満たすためにハード IP を任意の場所に配置できませんでした。

    解決方法 この問題は、インテル® Quartus® II ソフトウェア・バージョン 13.0 で修正されます。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。