記事 ID: 000080904 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Altera PLL がシミュレーションでロックできないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
  • シミュレーション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.0 以前のバージョンでは、Altera PLL シミュレーション・モデルに問題があるため、 areset シミュレーション開始時にポートが高くなければ、PLL はシミュレーションにロックできない場合があります。

    この問題は、Stratix® V、Arria® V、Cyclone® V デバイスを対象としたデザインのゲートレベルおよび RTL シミュレーションの両方に影響します。

    解決方法

    この問題を回避するには、Altera PLL を使用したシミュレーションが高設定で始まっていることを確認してください areset 。

    この問題は、Quartus® II ソフトウェア・バージョン 12.0 SP1 から修正されています。

    関連製品

    本記事の適用対象: 14 製品

    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。