クリティカルな問題
CPRI IP コアのバリエーション (CPRI ラインレート 9.8 Gbps) Arria V GZ デバイスをターゲットとするデバイスがタイミング・クロージャーを達成できない をデフォルトの Quartus® II フィッター設定に設定します。具体的には、次の PCS-PLD パスのホールドタイム違反とセットアップ時間の経験 PLD-PCS パスの違反。
タイミング・クロージャーの結果を改善するには、次の手順を実行します。 アクション:
- PCS-PLD のホールドタイム違反を回避するには パスを選択し、Quartus® II のこのパスに沿ってレジスターのパッキングをオフにします。 次の課題を追加してフィッター設定を実行します。
- PLD-PCS パスのセットアップ時間違反を回避するには、
set_max_delay
アサインメントを追加します。 過制約のタイミングに。
set_instance_assignment -name AUTO_PACKED_REGISTERS_STRATIXII
OFF -to *gen_cpri_rx*buf_wr_data*
set_instance_assignment -name AUTO_PACKED_REGISTERS_STRATIXII
OFF -to *gen_phy_loop*buf_wr_data*
この問題は、CPRI MegaCore の今後のバージョンで修正される予定です。 関数。