記事 ID: 000080898 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria V GZ デバイスを対象とする 9.8G CPRI IP コアのバリエーションがタイミング・クロージャーを達成しない

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    CPRI IP コアのバリエーション (CPRI ラインレート 9.8 Gbps) Arria V GZ デバイスをターゲットとするデバイスがタイミング・クロージャーを達成できない をデフォルトの Quartus® II フィッター設定に設定します。具体的には、次の PCS-PLD パスのホールドタイム違反とセットアップ時間の経験 PLD-PCS パスの違反。

    解決方法

    タイミング・クロージャーの結果を改善するには、次の手順を実行します。 アクション:

    • PCS-PLD のホールドタイム違反を回避するには パスを選択し、Quartus® II のこのパスに沿ってレジスターのパッキングをオフにします。 次の課題を追加してフィッター設定を実行します。
    • set_instance_assignment -name AUTO_PACKED_REGISTERS_STRATIXII OFF -to *gen_cpri_rx*buf_wr_data*

      set_instance_assignment -name AUTO_PACKED_REGISTERS_STRATIXII OFF -to *gen_phy_loop*buf_wr_data*

    • PLD-PCS パスのセットアップ時間違反を回避するには、 set_max_delay アサインメントを追加します。 過制約のタイミングに。

    この問題は、CPRI MegaCore の今後のバージョンで修正される予定です。 関数。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。