記事 ID: 000080892 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/06/30

Quartus® II ソフトウェア・バージョン 12.0 で、XCVR_REFCLK_PIN_TERMINATION、DC_COUPLING_INTERNAL_100_OHMの割り当てが失敗する原因

環境

  • インテル® Quartus® Prime 開発ソフトウェア
  • 汎用コンポーネント
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.0 では、トランシーバー PHY インテル® FPGA IP・ユーザーガイドのエラーにより 、 XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_INTERNAL_100_OHM割り当てが失敗します。®

    「表 6~4。トランシーバー PHY IP ユーザーガイドの「Stratix® V デバイス向けのトランシーバーおよび PLL 割り当て」では、制約を「DC_COUPLING_INTERNAL_100_OHM」と詳述します。正しい制約は「DC_COUPLING_INTERNAL_100_OHMS」です。

    解決方法

    このエラーは、Quartus® II ソフトウェア v12.0 で修正されました。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。