記事 ID: 000080889 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

MegaWizard が生成したトゥルー・デュアルポート・メモリーのバリエーションが期待以上に低いパフォーマンスを実現するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 9.1、9.1 SP1、9.1 SP2 の MegaWizard™ プラグイン・マネージャーに問題があり、トゥルー・デュアルポート・メモリーの設定が正しくないバリエーション・ファイルが生成されます。この問題の結果、fMAX のパフォーマンスが予想よりも低くなります。この問題は Arria®、II GX、Cyclone® III、HardCopy® III、Stratix® III およびそれ以降のデバイスに影響を与え、同じポート読み取り / 書き込みアクセスの新しいデータを表示し、バイト有効を使用しないトゥルー・デュアルポート・メモリーで発生します。

この問題を回避するには、次の手順を実行します。

  1. MegaWizard プラグインを使用して、実際のデュアルポートメモリー用のバリエーションファイルを開きます。
  2. Output2ページに進みます。
  3. ポートA 読み取り - 書き込み中オプション古いデータに変更し、新しいデータに戻します。
  4. オプションが無効になっている場合でもバイト有効がオンになっている場合は、 古いデータの代わりにマスクされたバイトを書き込み用に Get x' s オプションがオンになっていることを確認します。
  5. ポート B 読み取り - 書き込み中オプションで手順 3 と 4 を繰り返します。
  6. [完了] をクリックして、バリエーション用の出力ファイルを生成します。

Output2ページでこれらの変更を行った後で以前のページに戻った場合、パラメーターが不正な値に戻ることがあり、前のページで変更を加えなくても、これらの変更を再適用する必要があります。

この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 12 製品

Stratix® IV GX FPGA
Arria® II GX FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
HardCopy™ III ASIC デバイス
HardCopy™ IV E ASIC デバイス
HardCopy™ IV GX ASIC デバイス
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。