記事 ID: 000080868 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

低レイテンシー 10G イーサネット MAC インテル® FPGA IP IP の生成後に MegaWizard プラグイン・マネージャーの再処理に失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime ソフトウェア・バージョン 18.0 および 18.1 で IP 名を変更したため、低レイテンシー・イーサネット 10G MAC インテル® FPGA IPは正常に生成できますが、IP 生成後に MegaWizard プラグイン・マネージャー GUI で再開できませんでした。

    解決方法

    このパスにある alt_em10g32_wizard.lst ファイルの v18.0 および v18.1 バージョンの IP 名「Low Latency Ethernet 10G MAC」を「Low Latency Ethernet 10G MAC インテル FPGA IP」に置き換えます。

    \ip\altera\ethernet\alt_em10g32\MAC\alt_em10g32_wizard.lst

    例:

    低レイテンシー・イーサネット 10G MAC v18.0 --> 低レイテンシー・イーサネット 10G MAC インテル FPGA IP v18.0

    低レイテンシー・イーサネット 10G MAC v18.1 --> 低レイテンシー・イーサネット 10G MAC インテル FPGA IP v18.1

     

    この問題は、インテル® Quartus® Prime 規格 19.1 から修正されています。

    関連製品

    本記事の適用対象: 2 製品

    Stratix® V FPGA
    Arria® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。