記事 ID: 000080867 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

イーサネット・インテル® FPGA IP向け E タイル・ハード IP を 100GE で使用する場合、または 1~ 4 個の 10GE/25GE で RSFEC および PTP を有効にした 1588 PTP コア・バリアントを使用する場合、EHIP 1/3 IEEE1588/PTP チャネル配置制限を使用するとフィッターが失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット用 E タイル・ハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.1 の問題により、100GE のイーサネット・インテル® FPGA IP向け E タイル・ハード IP、またはオプションの RSFEC を搭載した 1~ 4 個の 10GE/25GE、および PTP 有効の 1588 PTP コアバリアントでは、チャネル配置制限として EHIP 1/3 を使用している場合、フィッターのコンパイルに合格できません。

    解決方法

    このエラーを回避するには、チャネル配置制限として EHIP 1/3 ではなく EHIP 0/2 を使用してください。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v19.2 以降修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。