記事 ID: 000080866 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/07/17

PCI Express* ソリューション IP 向け Stratix® 10 Avalon® ストリーミングおよびシングルルート I/O 仮想化 (SRIOV) インターフェイスの Riviera* シミュレーション・エラー。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

ALDEC* Riviera* シミュレーション・ツールの問題が原因で、PCI Express* ソリューション IP 向け Stratix® 10 Avalon® ストリーミングおよびシングルルート I/O 仮想化 (SRIOV) インターフェイスをシミュレートすると、以下または同様のエラーが表示されます。

ALOG: エラー: VCP2950 SEG_WIDTH*2 は defparam の有効な右側ではありません。

解決方法

ALDEC* Riviera* シミュレーション・ツールを使用する場合の回避策はありません。この問題は、サポートされている他のシミュレーターでは発生しません。

この問題は ALDEC* に報告済みです。

関連製品

本記事の適用対象: 5 製品

インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 SX SoC FPGA
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。