記事 ID: 000080855 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

トリプルスピード・イーサネット・インテル® FPGA IPの TX と RX 統計カウンター間のインターリーブ・リードの間で、制御ステータス・レジスター (CSR) レイテンシーが 10Mbps 速度モードで動作するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime ソフトウェア・バージョン 19.1 および 19.2 の問題により、トリプルスピード・イーサネット・インテル® FPGA IPの TX と RX 統計カウンター間で 10Mbps 速度モードで動作するインターリーブリードの間で、一貫性のない CSR レイテンシーが発生します。

    解決方法

    この問題を回避するには、任意の Tx パス統計カウンターの読み取り間隔を 1300ns 以上、Rx パス統計カウンター読み取りに追加します。

     

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 19.3 以降修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Cyclone® 10 GX FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。