記事 ID: 000080853 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

イーサネット・インテル® FPGA IP コア向け E タイル・ハード IP の 10G/25G PTP バリアントのリセットとキャリブレーション・シーケンスが完了した後で、Receiver Precision Time Protocol (PTP) レディー信号 (o_sl_rx_ptp_ready) が主張されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.3、イーサネット・インテル® FPGA IP コア向け E タイル・ハード IP の 10G/25G PTP バージョンの問題により、リセットとキャリブレーション・シーケンスの完了後にイーサネット・パケットを送信しても RX PTP レディー ・o_sl_rx_ptp_ready信号が表明されない場合があります。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.3 でこの問題を解決するためのパッチが利用可能です。以下の該当するリンクからパッチをダウンロードしてインストールします。

    Windows 用 Prime 19.3 Patch 0.02インテル® Quartus®パッチのダウンロード (.exe)
    Linux* 用パッチ インテル® Quartus® Prime* 19.3 Patch 0.02をダウンロード (.run)
    readme for インテル® Quartus® Prime19.3 Patch 0.02(.txt) をダウンロードする

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 19.4 以降で修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 MX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。