記事 ID: 000080851 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/06

Bitec* ドーターカードを備えたインテル® Arria® 10 DisplayPort IP に、1 レーン構成と 2 レーン構成の両方のビデオ出力がないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • DisplayPort*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 17.1 のインテル® Arria® 10 DisplayPort IP に関する問題により、1 レーンまたは 2 レーンに設定された DisplayPort IP は、Bitec* ドーターカード rev8 以降と組み合わせるとビデオ出力がありません。

    これは、DisplayPort IP コアが 2 レーンに設定されている場合、fmca_dp_c2m_n[0] & fmca_dp_c2m_n[1] のレーンを介してビデオを送信するためです。信号は、レーン反転と極性反転サポートのために、Bitec ドーターカードの DisplayPort トランスミッター・コネクターのレーン 2 & 3 にマッピングされます。DisplayPort シンク (モニター) は、DisplayPort コネクターのレーン 0 と 1 で、ディスプレイ・ポート・トレーニング・パターンを期待します。そのため、DisplayPort ソースシンク間のリンク・トレーニングが失敗し、ビデオ出力エラーが発生しません。

     

     

    解決方法

    この問題を回避するには、表のガイドラインを参照して DisplayPort IP レーン[0] lane[1] のピン位置割り当てを手動で再マッピングします。

     

    ステップ 1: QSFチャネル 0 ~ 3 のすべてのXCVR_RECONFIG_GROUP無効にします

    例えば:

    set_instance_assignment -name XCVR_RECONFIG_GROUP 1 ~fmca_dp_c2m_p[0] -entity a10_dp_demo

    set_instance_assignment -name XCVR_RECONFIG_GROUP 1 ~fmca_dp_m2c_p[0] -entity a10_dp_demo

     

    ステップ 2: 表のガイドラインに従って、QSF で DisplayPort IP レーンのピン割り当てを変更します。

     

     

        

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。