記事 ID: 000080848 コンテンツタイプ: エラーメッセージ 最終改訂日: 2020/04/01

クリティカル警告 (16643): 複数の値を持つ「ref_clk」ピンの割り当てが見つかったINPUT_TERMINATIONが見つかりました。値の使用: "OFF"

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    トリプルスピード・イーサネット・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Pro バージョン 19.1 の問題により、デフォルトの入力終了時にトリプルスピード・イーサネット・インテル® FPGA IPと LVDS I/O デザインを使用すると、上記のクリティカルな警告が表示される可能性があります。
の LVDS リファレンス・クロックは、以下の QSF アサインメントを使用するか、アサインメント・エディターを使用してオーバーライドされます。

OFF set_instance_assignment -name INPUT_TERMINATION -to ref_clk

解決方法

この問題を回避するには、LVDS リファレンス・クロック設定のデフォルトの入力終端を上書きする必要がある場合に、トリプルスピード・イーサネット・インテル® FPGA IPの QIP ファイルから次の行を削除します。

set_instance_assignment -entity "" -library "altera_lvds_core14_191" -name INPUT_TERMINATION DIFFERENTIAL -to inclock

関連製品

本記事の適用対象: 10 製品

インテル® Stratix® 10 SX SoC FPGA
インテル® Stratix® 10 DX FPGA
インテル® Arria® 10 SX SoC FPGA
インテル® Stratix® 10 GX FPGA
インテル® Cyclone® 10 GX FPGA
インテル® Arria® 10 GT FPGA
インテル® Cyclone® 10 LP FPGA
インテル® Arria® 10 GX FPGA
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。