記事 ID: 000080844 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/06/10

「10G/25G ダイナミック・レート・スイッチングを有効にする」を使用して 25G イーサネット・インテル® FPGA IPのデザイン例をシミュレーションする際、ModelSim* シミュレーターが予期せず停止するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 25G イーサネット・インテル® FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 の 25G イーサネット・インテル® FPGA IPの問題により、「10G/25G ダイナミック・レート・スイッチングを有効にする」を選択したデザイン例は、ModelSim* シミュレーターで予期せず停止する可能性があります。

    ModelSim トランスクリプトは、次のシミュレーション段階で停止します。

    • # 25G モードに切り替える: 25G リコンフィグレーション開始
    • # 25G モードに切り替え: 25G リコンフィグレーション・エンド
    • RX アライメントの#Waiting

     

    解決方法

    この問題を回避するには、次のディレクトリ内のデザイン例の run_vsim.do を変更します。

    • alt_e25s10_0_example_design\example_testbench\run_vsim.do

    run_vsim.do で「elab」を検索して「elab_debug」に置き換えます。

    • elab_debugする elab

    この問題は、今後のバージョンのインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションで修正される予定です。

     

     

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。