クリティカルな問題
詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 の 25G イーサネット・インテル® FPGA IPの問題により、「10G/25G ダイナミック・レート・スイッチングを有効にする」を選択したデザイン例は、ModelSim* シミュレーターで予期せず停止する可能性があります。
ModelSim トランスクリプトは、次のシミュレーション段階で停止します。
- # 25G モードに切り替える: 25G リコンフィグレーション開始
- # 25G モードに切り替え: 25G リコンフィグレーション・エンド
- RX アライメントの#Waiting
解決方法
この問題を回避するには、次のディレクトリ内のデザイン例の run_vsim.do を変更します。
- alt_e25s10_0_example_design\example_testbench\run_vsim.do
run_vsim.do で「elab」を検索して「elab_debug」に置き換えます。
- elab_debugする elab
この問題は、今後のバージョンのインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションで修正される予定です。