記事 ID: 000080838 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

イーサネット・インテル® FPGA IP向け H タイル・ハード IP または MAC モードのイーサネット・インテル® FPGA IP コア向け E タイル・ハード IP を使用すると、RX フレームがアンダーサイズになっているのはなぜでしょうか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット用 E タイル・ハード IP インテル® FPGA IP
  • イーサネット用 H タイル・ハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    イーサネット・インテル® FPGA IP 向け H タイル・ハード IP またはイーサネット・インテル® FPGA IP・コア向け E タイル・ハード IP を MAC モードで使用する場合、RX MAC ドロップ・カウンターで報告されることなく、アンダーサイズのフレームを RX MAC アダプターでドロップすることができます。

    2 つのフレームが連続して受信され、フレームが 5 つのイーサネット・ブロック間隔未満の場合、2 つのフレームのうち最初のフレームはドロップされますが、ドロップされたフレームカウンターでは報告されません。

    解決方法

    インテル® Quartus® Prime ソフトウェアのバージョン 18.1 より前では、回避策はありません。

    この問題は、RX MAC アダプターのドロップフレームカウンターを追加して、インテル® Quartus® Prime ソフトウェアのバージョン 18.1 以降で修正されました。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。