詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、プラットフォーム・デザイナーの別のAvalon-MM マスターにリコンフィグレーション・インターフェイスを接続すると、トランシーバー・リコンフィグレーション・レジスターへのアクセスが失敗する場合があります。インターフェイスのデフォルトの読み込みレイテンシーが「0」に誤って設定されています。これはトランシーバー・リコンフィグレーション・インターフェイスの動作と一致しません。
この問題は、トランシーバー・ネイティブ PHY インテル Arria® 10/Cyclone® 10 FPGA IP、PCI Express インテル Arria 10/Cyclone 10 ハード IP、インテル Stratix 10 E タイル・トランシーバー・ネイティブ PHY、L タイル / H タイル・トランシーバー・ネイティブ PHY、PCI Express 向けインテル L/H タイル・Avalon・ストリーミングなど、複数のトランシーバー関連 IP に存在します。
解決方法
この問題を回避するには、リコンフィグレーション・インターフェイスのリード・レイテンシーを手動で [1] に変更します。