記事 ID: 000080771 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Stratix® 10 L および H タイル・デバイスで PCI Express* 向けインテル® Stratix® 10 ハード IP を使用しているリンクで、システムが PCIe* Completion Time out エラーを報告するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.2 の問題により、インテル® Stratix® 10 L および H タイルデバイスで PCI Express* 向けインテル® Stratix® 10 ハード IP を使用している PCIe* リンクで[完了時間]エラーが表示される場合があります。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 20.2 には、この問題の回避策はありません。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.3 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。