Modelsim 5.8 SE シミュレーターは、 generate
タイプとして宣言されていないデザイン名 (モジュールのポートなど) を参照するブロックを含む Verilog HDL デザインをロードするとクラッシュして消えます wire
。
回避策として、新しいワイヤーを作成し、そのワイヤーをデザイン名に割り当てます。ブロック内で generate
、このワイヤーを参照してください。
この問題は Modelsim* シミュレーターのバージョン 6.0 で修正されています。
Modelsim 5.8 SE シミュレーターは、 generate
タイプとして宣言されていないデザイン名 (モジュールのポートなど) を参照するブロックを含む Verilog HDL デザインをロードするとクラッシュして消えます wire
。
回避策として、新しいワイヤーを作成し、そのワイヤーをデザイン名に割り当てます。ブロック内で generate
、このワイヤーを参照してください。
この問題は Modelsim* シミュレーターのバージョン 6.0 で修正されています。
1
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。