記事 ID: 000080769 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Verilog HDL 機能シミュレーションを実行すると Modelsim® 5.8 SE シミュレーターが消えるのはなぜですか?

環境

    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Modelsim 5.8 SE シミュレーターは、 generate タイプとして宣言されていないデザイン名 (モジュールのポートなど) を参照するブロックを含む Verilog HDL デザインをロードするとクラッシュして消えます wire 。

回避策として、新しいワイヤーを作成し、そのワイヤーをデザイン名に割り当てます。ブロック内で generate 、このワイヤーを参照してください。

この問題は Modelsim* シミュレーターのバージョン 6.0 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。