記事 ID: 000080760 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Alteraデバイスで DPA を使用する場合、DPA ロック信号がアサートされた後でフェーズ設定は固定されていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、Altera®デバイスでは、DPA 回路はオプションでない限り、位相設定を調整し続けます。 altlvds メガファンクションのrx_dpll_holdポートがアサートされます。

rx_dpll_hold入力ポートは、DPA 実行長の仕様を超えて、長い期間の静的データがあることがわかっている場合に便利です。 このポートを表明すると、現在の設定で DPA を保持できます。 DPA ロック信号は切り替えても、rx_dpll_holdポートの影響を受けません。 

データとクロックの位相関係が変化すると、DPA はそれに応じて位相設定を調整します。DPA は、デバイス動作時の電圧および温度のばらつきに対して、リファレンス・クロックとデータ間の最適な位相関係を維持するように設計されています。

関連製品

本記事の適用対象: 6 製品

Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。